최대 640KB 플래시 및 320KB에 이르는 온-칩 SRAM 갖춰
컨볼루션, 상관 관계, 행렬 연산, 전달 함수, 필터링 등 핵심 ML 및 DSP 기능 가속화

NXP 반도체는 Arm Cortex-M33 및 Arm 트러스트존(TrustZone®)을 적용한 업계 최초의 마이크로컨트롤러 플랫폼 LPC5500을 출시했다. 이를 통해 저비용 보안 엣지 프로세싱을 가속화할 수 있다. 저전력 40nm 임베디드 플래시 프로세서에 기반한 LPC5500 마이크로컨트롤러(MCU) 시리즈는 한층 새로운 수준의 프로세싱 효율성, 보안, 기능을 제공한다.  

LPC55S69 디바이스는 최대 100MHz 코어 클록 주파수에서 32uA/MHz 효율을 달성한다. 신호 처리 및 암호화를 위해 밀착 결합된 추가 가속기를 갖춘 듀얼 코어 Cortex-M33 기능과 고급 엣지 애플리케이션을 위해 최대 640KB 플래시 및 320KB에 이르는 온-칩 SRAM을 갖추고 있다.

LPC55S69는 차동 쌍 모드(differential pair mode)로 16비트 연속 근사형 ADC(SAR ADC)를 통합하며, 50MHz 고속 SPI, 통합 피지컬 트랜시버(physical transceiver)를 갖춘 고속 USB, 8개의 유연한 통신 인터페이스, 동시 Wi-Fi 연결 및 외부 데이터 로깅을 위한 듀얼 SDIO 인터페이스 등 시스템 확장에 사용할 수 있는 풍부한 주변장치 세트이다.

또한, 오프로딩 및 사용자 정의 작업을 실행하기 위한 NXP의 자율 프로그래밍 로직 유닛(logic unit)으로 향상된 실시간 병렬 처리 기능을 제공한다. 

Cortex-M33의 핵심 기능 중 하나는 전용 코프로세서 인터페이스로서, 긴밀히 결합된 코프로세서를 효율적으로 통합해 CPU 처리 기능을 확장한다는 점이다. 동시에 완전한 생태계 및 툴체인 호환성을 유지한다.

NXP는 이와 같은 기능을 활용해 컨볼루션(convolution), 상관 관계, 행렬 연산, 전달 함수와 필터링 등 핵심 ML 및 DSP 기능을 가속화하는 코프로세서를 구현한다. Cortex-M33에서 실행 시 대비 최대 10배로 성능을 향상시킨다. 또한 이 코프로세서는 널리 사용되는 CMSIS-DSP 라이브러리 콜(API)을 활용해 고객 코드 이식성을 간소화한다.

통합 표준 보안 기능으로는 변경 불가한 하드웨어 ‘RoT(root-of-trust)’를 통한 보안 부팅, SRAM PUF 기반 고유 키 저장소, 인증 기반 보안 디버그 인증, AES-256&SHA2-256 가속화 및 보안 클라우드-투-엣지 통신을 위한 DICE 보안 표준 구현이 있다. 공개 키 인프라(PKI) 또는 비대칭 암호화는 ECC와 RSA 알고리즘용 전용 비대칭 가속기로 한층 가속화된다.

LPC5500 MCU 시리즈는 다양한 수준별 기능으로 일곱 가지 개별 제품군에 핀/소프트웨어/주변장치 호환성을 제공한다. 재사용 극대화 및 개발 비용 절감, 출시 시간 개선이 가능한 포트폴리오를 제공한다.

리드 디바이스 제품군은 LPC55S69-EVK로 구현되며, 이는 NXP의 MCU엑스프레스(MCUXpresso) 통합 개발 환경 (IDE)과 주변장치 드라이버, 보안 및 연결 미들웨어, 아마존 프리RTOS(FreeRTOS) 기반 데모, Arm 트러스트존 기반 보안 사례 등으로 구성된 포괄적인 소프트웨어 개발 키트의 지원을 받는다.

나아가 개발에 드는 노력을 줄이기 위해 MCU엑스프레소에는 핀과 클록, 주변장치 등의 구성 도구 모음이 포함되어 있다. 추가 보안 도구로는 보안 플래시 이미지를 생성하고 서명하기 위한 호스트 측 도구와 SRAM PUF 키 프로비저닝을 통한 플래시 프로그래밍, 보안 디버그 인증 생성기 등이 제공된다.